UNIVERSIDAD DE MÁLAGA

Sistemas en Tiempo Real

Seminario

ATMEGA328p/ARDUINO UNO

Interrupts

Dr. Cipriano Galindo Andrades

DEPARTAMENTO DE INGENIERÍA DE SISTEMAS Y AUTOMÁTICA

Interrupciones

- El ATmega328P maneja hasta 25 interrupciones. Cada una tiene una dirección de ejecución de la ISR asociada almacenada en la memoria Flash de programa. También se considera especialmente el evento Reset.

VectorNo.	Program Address(2)	Source	Interrupt Definition
1	0x0000(1)	RESET	External Pin, Power-on Reset, Brown-out Reset and Watchdog System Reset
2	0x0002	INT0	External Interrupt Request 0
3	0x0004	INT1	External Interrupt Request 1
4	0x0006	PCINT0	Pin Change Interrupt Request 0
5	0x0008	PCINT1	Pin Change Interrupt Request 1
6	0x000A	PCINT2	Pin Change Interrupt Request 2
7	0x000C	WDT	Watchdog Time-out Interrupt
8	0x000E	TIMER2 COMPA	Timer/Counter2 Compare Match A
9	0x0010	TIMER2 COMPB	Timer/Counter2 Compare Match B
10	0x0012	TIMER2 OVF	Timer/Counter2 Overflow
11	0x0014	TIMER1 CAPT	Timer/Counter1 Capture Event
12	0x0016	TIMER1 COMPA	Timer/Counter1 Compare Match A
13	0x0018	TIMER1 COMPB	Timer/Coutner1 Compare Match B
14	0x001A	TIMER1 OVF	Timer/Counter1 Overflow
15	0x001C	TIMER0 COMPA	Timer/Counter0 Compare Match A
16	0x001E	TIMER0 COMPB	Timer/Counter0 Compare Match B
17	0x0020	TIMER0 OVF	Timer/Counter0 Overflow
18	0x0022	SPI, STC	SPI Serial Transfer Complete
19	0x0024	USART, RX	USART Rx Complete
20	0x0026	USART, UDRE	USART, Data Register Empty
21	0x0028	USART, TX	USART, Tx Complete
22	0x002A	ADC	ADC Conversion Complete
23	0x002C	EE READY	EEPROM Ready
24	0x002E	ANALOG COMP	Analog Comparator
25	0x0030	TWI	2-wire Serial Interface
26	0x0032	SPM READY	Store Program Memory Ready




+ prioridad

- prioridad

Interrupciones

- **Global Enable**.- En el registro SREG se debe poner a 1 para que estén las interrupciones habilitadas (se usan las instrucciones CLI y SEI)



- **Máscaras individuales**. Cada interrupción está asociada a un bit que debe estar a 1 para que ésté habilitada. Para la conversion ADC:



Para Timer/Counter 1, …



Ejemplo ADC + Interrupción

```
ISR(ADC_vect){
digitalWrite(ADCH);
//single conversion mode
ADCSRA |= (1<<ADSC);}
```

ISR Interrupción por Fin de Conversión. El dato está disponible en ADCH. Iniciamos una nueva conversión

```
void InitADC(){
ADMUX = (1 << REFS0) + (1<<ADLAR);// Select external voltage reference + Left Adjust
//select ADC channel with safety mask
ADMUX |= (5 & 0x0F);
ADCSRA = (1 << ADEN) + (1<<ADSC)+(1<<ADIE) + (1<<ADPS2)+(1<<ADPS1)+(1<<ADPS0);// Enable ADC + CLK Divider 128;}
```

Configuración del ADC, seleccionamos el canal y activamos la primera conversión y el bit de “interrupt enable” ADIE.

```
int main(void){
cli();
InitLeds();
InitADC();
sei();
while (1);}
```


Programa principal. Deshabilito interrupciones, configuro, habilito interrupciones y ya no hago nada!

Interrupciones Externas

- El ATmega328P maneja 2 interrupciones externas (PD2 y PD3).

VectorNo.	Program Address(2)	Source	Interrupt Definition
1	0x0000(1)	RESET	External Pin, Power-on Reset, Brown-out Reset and Watchdog System Reset
2	0x0002	INT0	External Interrupt Request 0
3	0x0004	INT1	External Interrupt Request 1


Se pueden configurar mediante el registro EICRA




ISC01	ISC00	Description
0	0	The low level of INT0 generates an interrupt request.
0	1	Any logical change on INT0 generates an interrupt request.
1	0	The falling edge of INT0 generates an interrupt request.
1	1	The rising edge of INT0 generates an interrupt request.

Interrupciones Externas

- Registro de máscara para las interrupciones externas. Hay que poner a 1 la interrupción externa que queramos atender:



- Registro de flags de interrupciones externas. Se pondrán a 1 cuando esté activado I-Bit y la máscara individual correspondiente




```
#include <avr/io.h>
#include <avr/interrupt.h>

ISR(INT0_vect)
{
    //toggle PB5
    PORTB^=(1<<5);
}
int main(void)
{
    //Desactivo interrupciones
    cli();
    // Port B output
    DDRB=0xFF;

    // Port D input (INT0 corresponde a PD2)
    DDRD=0x00;

    // Habilito mascara individual para INT0
    EIMSK=0x01;

    // Configuro activación a flanco de bajada
    EICRA=0x02;

    // Borro el Flag Register (opcional)
    EIFR=0x00;


    // Activo interrupciones
    sei();
    while(1);
}
```

Interrupciones Externas

Problema: Cuanto vale la señal al aire??

RUIDO (1,0 ALEATORIOS)

Solución: Hacer que la entrada tenga un valor conocido cuando está al aire; p. ej. PULL_UP



Sigue habiendo problemas con los rebotes

```
#include <avr/io.h>
#include <avr/interrupt.h>

ISR(INT0_vect)
{
    //toggle PB5
    PORTB^=(1<<5);
}
int main(void)
{
    //Desactivo interrupciones
    cli();
    // Port B output
    DDRB=0xFF;

    // Port D input (INT0 corresponde a PD2)
    DDRD=0x00;
    // Habilito Pull UP en todo el puerto D
    PORTD=0xFF;

    // Habilito mascara individual para INT0
    EIMSK=0x01;

    // Configuro activación a flanco de bajada
    EICRA=0x02;

    // Borro el Flag Register (opcional)
    EIFR=0x00;

    // Activo interrupciones
    sei();
    while(1);
}
```

Interrupciones Cambio de Pin

El Atmega328p dispone de la facilidad para generar interrupciones cuando se produce cualquier cambio en un pin de entrada. Es decir, dispone de 24 interrupciones adicionales en bloques (uno por cada puerto).

A diferencia de otras interrupciones que disparan una ISR individual, las interrupciones de cambio de PIN disparan una ISR para todo el puerto; en esa ISR habrá que detectar qué pin de entrada ha provocado la interrupción. Los registros para habilitarlas es el PCICR

PCICR – Pin Change Interrupt Control Register

Bit	7	6	5	4	3	2	1	0	
(0x68)	–	–	–	–	–	PCIE2	PCIE1	PCIE0	PCICR
Read/Write	R	R	R	R	R	R/W	R/W	R/W	
Initial Value	0	0	0	0	0	0	0	0	

Puerto D Puerto C Puerto B

Interrupciones Cambio de Pin

Para enmascarar las interrupciones de cambio de pin haremos uso de los registros PCMSK0 (Puerto B), PCMSK1 (Puerto C) y PCMSK2 (Puerto D)

PCMSK0 – Pin Change Mask Register 0

Bit	7	6	5	4	3	2	1	0	
(0x6B)	PCINT7	PCINT6	PCINT5	PCINT4	PCINT3	PCINT2	PCINT1	PCINT0	PCMSK0
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
Initial Value	0	0	0	0	0	0	0	0	

PCMSK1 – Pin Change Mask Register 1

Bit	7	6	5	4	3	2	1	0	
(0x6C)	–	PCINT14	PCINT13	PCINT12	PCINT11	PCINT10	PCINT9	PCINT8	PCMSK1
Read/Write	R	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
Initial Value	0	0	0	0	0	0	0	0	

PCMSK2 – Pin Change Mask Register 2

Bit	7	6	5	4	3	2	1	0	
(0x6D)	PCINT23	PCINT22	PCINT21	PCINT20	PCINT19	PCINT18	PCINT17	PCINT16	PCMSK2
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
Initial Value	0	0	0	0	0	0	0	0	

Interrupciones Cambio de Pin

Una sola ISR para todas las interrupciones del mismo puerto, alojadas en PCINT0_vect, PCINT1_vect y PCINT2_vect. Ejemplo para el puerto B.

```
ISR(PCINT0_vect){
if ( PINB & (1<<PINB3)) {
          //Action for PCINT at PB3
}
else if (PINB & (1<<PINB4)){
          //Action for PCINT at PB4
}
}
```